JEDEC Solid State Technology Association secara resmi meluncurkan standar memori LPDDR6 (JESD209-6), membawa peningkatan besar dalam performa, efisiensi daya, dan keamanan untuk perangkat mobile, AI, serta sistem komputasi berdaya tinggi.
Standar baru ini dirancang untuk menghadirkan kecepatan lebih tinggi dan konsumsi daya lebih rendah dibanding pendahulunya, LPDDR5.
LPDDR6 hadir dengan arsitektur dual sub-channel (masing-masing 12 data line dan 4 sinyal command/address) yang memungkinkan peningkatan bandwidth tanpa memperbesar footprint fisik chip. Fitur tambahan seperti Static Efficiency Mode, on-the-fly burst length control, dan dynamic write termination semakin memaksimalkan efisiensi transmisi data, baik untuk akses 32-byte maupun 64-byte.
Dari sisi efisiensi daya, LPDDR6 memperkenalkan Dynamic Voltage Frequency Scaling for Low Power (DVFSL) dan mode operasi single sub-channel untuk beban kerja rendah. Selain itu, penggunaan alternating clock input dan skema refresh yang fleksibel membantu mengurangi konsumsi energi secara signifikan.
LPDDR6 sendiri tak hanya fokus pada kecepatan, tapi juga menghadirkan lapisan keamanan dan keandalan baru. Termasuk di dalamnya:
- On-die ECC (Error Correction Code)
- Per-row activation counting untuk menjaga integritas data
- Link protection & command/address parity
- Carve-out Meta mode untuk mengamankan bagian memori penting sistem
Fitur-fitur ini dirancang untuk memenuhi kebutuhan sistem cerdas seperti AI edge devices, perangkat mobile masa depan, hingga komputasi terdistribusi yang memerlukan performa tinggi tanpa kompromi pada efisiensi dan stabilitas.
"LPDDR6 adalah hasil kolaborasi bertahun-tahun dalam subkomite memori low-power JEDEC," ujar Mian Quddus, Chairman JEDEC. “Standar ini menggabungkan efisiensi daya, keamanan, dan performa tinggi, menjadikannya pilihan ideal untuk perangkat mobile generasi berikutnya dan aplikasi AI.”